29 TR-O-0132 ミリ波ブリッジ型MMICスイッチ 松井 一浩

1996. 3.15

ATR光電波通信研究所

ミリ波ブリッジ型 MMIC スイッチ

目次

概要	2
1. はじめに	3
2. ブリッジ型スイッチ回路の構成と動作原理	3
 各回路要素パラメータと ON・OFF 特性との関係	4 5
3.2 ON 特性	6
3.3 反射特性の改善策	7
4. ブリッジ型 MMIC スイッチ試作	8
4.1 測定条件	9
4.2 試作結果	9
4.2.1 '93 年度試作 MMIC	9
4.2.2 '94 年度試作 MMIC1	0
4.2.3 '95 年度試作 MMIC1	2
5. まとめ1	5
謝辞1	6
文 献1	6
付録	I

概要

従来から一般的に用いられている直・並列型スイッチは、挿入損失およびアイソレーション (ON / OFF の挿入損失比)をデバイスの ON 抵抗と OFF 容量に依存している。また、その ON 抵抗と OFF 容量は互い にトレードオフの関係にあるため、ON・OFF 時の挿入損失を共に向上させることは困難である。そこで、 ミリ波において低挿入損失と高アイソレーションを実現するために、4 つの FET からなるブリッジ回路を 用いた「ブリッジ型スイッチ回路」を新たに提案した。

本スイッチのOFF特性はデバイスのON抵抗、OFF容量の性能に依存せず、ブリッジ回路のバランス性 に依存し、ON特性は直・並列型スイッチなどの従来型のスイッチと同様にデバイスの性能に依存すること を特徴としている。ON・OFF時のブリッジ型スイッチ回路の入出力特性と各回路素子パラメータの関係を シミュレーションにより明らかにした。その結果、ON時の反射損失は改善の必要があったので、FETの ゲート幅による最適化について検討した。

上述の検討結果を元に、ブリッジ型MMICスイッチの試作を行った結果、40GHzまでの周波数帯で、 6dBの挿入損失と25dBのアイソレーションを得た。電力入出力特性は、単信号でサプレッションレベルが 15dBm以上であることを確認し、約27dBmの入力インターセプト・ポイントが得えられた。また、FETの ゲート幅の最適化による ON 時の反射損失の改善は、ゲート幅を100µmから最適値の67µmにすることに よって40GHzで約5dB増加し、40GHzまでの周波数帯で12-16dBの反射損失が得られた。このブリッジ型 MMICスイッチの ON 時の反射損失の改善効果は、シミュレーションによる改善予測と良く一致するこ とから、FET のゲート幅の最適化による反射損失の改善策の有効性を確認した。

- 2 -

1. はじめに

近年、ミリ波帯を使った移動体通信システム、無線LANシステム、自動車追突防止システムなどをはじ めとする商用システムの開発が盛んに行われるようになってきた。これらのシステムの実現にはシステム 中のRF部のMMIC化が、小型化・ローコスト化の観点から重要な課題である。それらのシステムのRF部 中でアンテナ切替スイッチ、送信・受信切替スイッチなどのスイッチは最も重要な構成回路要素の一つで ある。しかし、既存の回路構成を用いたMMICスイッチではミリ波帯での挿入損失とアイソレーションが 不十分であるため、低挿入損失、高アイソレーション(ON / OFFの挿入損失比)のMMICスイッチの開 発が待望されている。

従来、FETスイッチ回路には直・並列型 [1]の回路構成が一般的に使われている。その直・並列型スイッ チの挿入損失とアイソレーションは、使用するデバイスのOFF容量(Coff)とON抵抗(Ron)に依存して いる。また、RonとCoffはトレードオフの関係にあり、スイッチのON・OFF時の挿入損失を共に向上させ ることは困難である。このため、これまでにスイッチは、OFF状態をCoffと線路でフィルターを形成し、 特定の帯域内で高いアイソレーションを得ようとするなどの、回路的な工夫によって性能を改善している MMICスイッチの例が報告されている [2]~ [4]。

本報告では、ミリ波帯において低挿入損失、高アイソレーション特性を得るために新たにブリッジ型ス イッチ回路を提案し、MMICとして試作したことについて述べる。

2. ブリッジ型スイッチ回路の構成と動作原理

図1にブリッジ型スイッチ回路の回路図を示す。ブリッジ型スイッチ回路は4つのFETによるブリッジ 回路で構成されている。

スイッチ回路をOFF状態とするにはブリッジをバランスさせる(図2参照)。理想的にバランスしてい る状態では出力に信号の漏洩はなく、すなわち挿入損失は無限大となるが、実際にはブリッジの4つの素 子のバラツキがバランスを崩す。すなわち、ブリッジ型スイッチのOFF特性は、従来のFETスイッチ回路 とは異なり、FETのCoff、Ronの値そのものには依存しないという特長を持つ。OFF状態において、各FET のドレーン・ソース間の抵抗(Z_{FET})は、式(1)で示される関係にあり、ブリッジがバランスさえしてい れば任意に設定することができる。

$$Z_{FET1} : Z_{FET3} = Z_{FET2} : Z_{FET4} \cdots (1)$$

たとえば、 全FET のZ_{FET}を50Ωとした場合には、スイッチは終端型となり、入力された信号電力は反射 されず、スイッチ内部で吸収消費される。また、原理的には、全FET のZ_{FET}を開放または短絡すれば、ス イッチは反射型となり、入力された信号電力を全反射させることができる。しかし、FET のZ_{FET}を開放



図1.ブリッジ型 FET スイッチ回路

-3- -

または短絡した時には、ゲート・バイアスによる制御に自由度がなく、実際には反射型スイッチとするの は困難であると考えられる。

また、スイッチ回路を ON 状態にするには、FET1 と FET4 を ON にし、FET2 と FET3 を OFF にする。図 3 は ON 状態におけるスイッチ回路の等価回路である。OFF 状態の FET の等価回路には Coff とリーク電流 を加味した抵抗 Rleak を並列に配置したもの、ON 状態の FET には Ron と引き回しのためのインダクタンス Ldraw を直列に配置したもので表している。

3. 各回路要素パラメータとON・OFF 特性との関係

ブリッジ型スイッチ回路の各回路要素パラメータと ON・OFF 特性との関係を調べるためにシミュレー ションを行った。この3章における全てのシミュレーションは回路を集中定数回路として取扱っている。 シミュレーションに用いたゲート接地型FETの等価回路の各回路素子の値は実際に使用する FETのTEG から抽出した。TEG 中の FET のゲート幅 100µm、ゲート長 0.2µm で Coff、Rleak、Ron、Ldraw はそれぞれ

0.07 pF, $2 \text{k} \Omega$, 12Ω , $0.06 \text{nH} \tilde{c} \delta \delta$.



図2.OFF 状態の等価回路

図3.ON 状態の等価回路



図4.容量性誤差を含む OFF 状態の等価回路

図5.誘導性誤差を含む OFF 状態の等価回路

3.1 OFF 特性

ブリッジ回路の4つの素子を50Ωの純抵抗とした終端型ブリッジ型スイッチついてのOFF時の挿入損失 のシミュレーションを行った。OFF時の挿入損失はブリッジ回路の平衡の精度に依存している。すなわち、 FET の等価回路の Coff、Rleak、Ron、Ldraw の値ではなく、各 FET のパラメータ間のバラツキに依存して いる。そこでブリッジ回路の4つの素子に50Ωに対して±10、±5.0、±1.0、±0.5、±0.1%の誤差を加 えて、平衡を崩したときの挿入損失の最小値のシミュレーション結果を表1に示す。これより、1つのFET のZFFTに±10%の誤差が存在したとしても28.4dBのOFF時の挿入損失が得られることがわかる。また、 過去の実験から、TEG 中の FET の 50 Ω 周辺でのゲート電圧に対する Z_{FFT} の感度は 0.1 Ω /mV であるので、 約5mVの分解能でゲート電圧で制御したとしても誤差は1%で48dBのOFF時の挿入損失が得られる。こ のとき、ON時の挿入損失が6dBであったとしても42dBののアイソレーションが得られるので、ゲート電 圧で制御の点では問題ない。しかしながら、実際の回路では、ブリッジ回路の不平衡を生じさせるパター ン間の寄生容量やパターン引き回しのインダクタンスが存在するために、高周波ほどブリッジの誤差を増 し、OFF時の挿入損失は低下する。図6と図7に、それぞれ寄生容量と寄生インダクタンスを想定し、ブ リッジ回路の4つの素子のうち1つにCp=0.1、0.01、0.001pFの容量を並列(図4参照)に、またLp=0.1、 0.01、0.001nHのインダクタンスを直列(図5参照)に付加したときのOFF時の挿入損失を示す。これよる と容量性誤差と誘導性誤差はそのインピーダンスの絶対値は周波数と共に大きくなるから、OFF時の挿入 損失は高周波ほど低下していることが分かる。これら容量性誤差と誘導性誤差は実際のMMICなどの回路 を設計するときに、各ポートからみて回路が電気的に対称であるようにするなどの工夫が必要である。

誤差[%]	±10	±5.0	±1.0	± 0.50	±0.10
OFF時の挿入損失 [dB]	-28.4	-34.5	-48.5	-54.5	-68.5

表1.抵抗性の誤差による OFF 時の挿入損失への影響
 (シミュレーション結果)



(シミュレーション結果)



(シミュレーション結果)



3.2 ON 特性

挿入損失に関しては図3に示されるような等価回路であるために、従来の直・並列型スイッチと同様に デバイスの性能に依存している。図8は挿入損失と反射損失のシミュレーション結果である。このとき挿 入損失は全測定帯域で2~3dBと良好であるが、反射特性は周波数特性を持ち40~50GHzでは約8dBと改 善の余地がある。 3.3 反射特性の改善策

ON時の挿入損失を増大をさせることなく、広帯域で反射特性を改善するために、ゲート幅の最適化を行 う。ゲート幅の増減によって、ゲート接地型 FET の等価回路の各素子の値が変化するが、それらの Ron と Coff は反比例関係、Rleak は比例関係にあると仮定する(式 (2))。

Ron ∞ 1/Coff, Ron ∞ Rleak ... (2)

式 (2) をもとに Ron に関する反射損失と挿入損失のシュレーションを C 言語のプログラム [付録 A1] を作 成して行った。シミュレーション結果を、それぞれ、図9(a)および(b)に示す。これらのシミュレーショ ン結果から40GHzにおいて反射損失はゲート幅Wg=67µm(Ron ≒ 18Ωに相当)で最小値の13dBを取り得 る。また、挿入損失はWg=92µm(Ron ≒ 13Ωに相当)で最小となるが、反射損失の最小値が得られる



図9(a).ゲート幅を変化させたときの ON 時の反射損失





図10.ゲート幅による ON 時の反射損失の最適化の効果 (ゲート幅 100mm:最適化前、ゲート幅 67mm:最適化後)

Wg=67µmにおいても、挿入損失は最小値より1dB程度の増加だけで、反射損失の最適化によって挿入損失の大きな遜色はない(図10参照)。したがって、ゲート幅の最適化によって反射特性を5dB改善することが可能であると考えられる。

4. ブリッジ型 MMIC スイッチ試作

MMICによるブリッジ型スイッチは、素子間の特性のバラツキが少ないために高アイソレーションが実 現可能であろうと考えられる。ここで試作したブリッジ型 MMICスイッチは、特にスイッチ用のFETでは なく、一般的な FET を使用しており、他の RF 回路と混在することも可能である。

ブリッジ型スイッチ回路のMMIC化は'93年度に初回の試作を行い、'95年度までに3回の試作を行った。

試作年度	'93年度	'94年度	'95年度
FETゲート幅[µm]	100	100	67
挿入損失6dB以下の 周波数 [GHz]	≤30	≦41	≤44
アイソレーション25dB以上の 周波数 [GHz]	*	≦42	≦47
反射損失 [dB] (周波数45GHz以下における)	≦6	≦9	≤12
前回試作からの改善点		ブリッジ回路の FET周辺の信号線 の低損失化	FETのゲート幅 による反射損失 の改善

* '93 年度の試作ではアイソレーション 25dB 以上を得られなかった。

表2.各年度の試作回路の性能履歴

表2は各年度の試作回路の性能履歴を示す。初回の試作では、ミリ波の領域まで性能を得られなかったが、 2度目以降にはON時の挿入損失、アイソレーションとも40GHz程度の周波数までで良好な特性が得られ るようになった。

4.1 測定条件

ブリッジ型スイッチ回路において入出力の接地は分離されている必要がある。たとえば、あるインピー ダンスをもって2つの接地がつながっていた場合、図2のZ_{FET4}に並列にそのインピーダンスが付くこと になるので、OFF時にブリッジ回路がバランスしなくなる。実際に試作したブリッジ型MMICスイッチの 入出力端子の接地パターンは完全に分離されているが、Sパラメータの測定に使用したネットワークアナラ イザ(以後NAとする。)の測定システムのウェハ・プローブからケーブル、NA本体を通して入出端子の 接地パターンは繋がっている。このとき、その長い経路による等価的なインダクタンスは高周波ではイン ピーダンスが大きく、ブリッジ回路のバランスを崩すことはないが、そのインダクタンスが無視できなく なる低周波ではバランスを崩し、OFF時の挿入損失を低下させる。測定結果における周波数5GHz以下の アイソレーションの大きな振れはこの原因であろうと考えられる。

4.2 試作結果

4.2.1 '93 年度試作 MMIC

図11は'93年度に試作したブリッジ型 MMICスイッチのチップ写真である。チップサイズは0.9mm× 0.9mmである。使用したFETのゲート幅は100µm、ゲート長は0.2µmであり、3.3章で述べたFETのゲー ト幅の最適化は行わなれていない。入出力端子はオンウェハ測定のためのコプレーナ線路で、コプレーナ 線路と各FETへはマイクロストリップ線路で結線されている。図11のチップ写真中央のマイクロストリッ プ線路の交差部分は通常のマイクロストリップ線路と逆マイクロストリップ線路の互いのグランドを誘電 体をはさんで面するような構造をとり、入出力の信号線を遮蔽している。

試作したブリッジ型 MMICスイッチと同プロセスで試作した従来型(直列-並列-直列型)スイッチの



図11.'93年度試作ブリッジ型 MMIC スイッチのチップ写真 (チップサイズ:0.9mm × 0.9mm)



アイソレーションとON時の挿入損失を図12に示す。ブリッジ型MMICスイッチは30GHzまでの周波数 帯で6dB以下の挿入損失と約20dBのアイソレーションが得られた。従来型スイッチと比べると、ON時の 挿入損失が25GHz以上で劣るが、アイソレーションは20GHz以上では5~10dB程度優っている。25GHz以 上でのON時の挿入損失の悪化はMMIC内のコプレーナ線路から各FETに結合する細いマイクロストリッ プ線路の挿入損失であろうと考えられる。この線路の改良によってON時の挿入損失を減少させることが できれば、アイソレーションは改善される。

4.2.2 '94 年度試作 MMIC

図13は試作したブリッジ型 MMIC スイッチのチップ写真である。チップサイズは1.0mm×1.0mmで、 今回から取り入れたEB 描画の制約により'93 年度に試作より多少大きくなった。使用した FET のゲート幅 は100µm、ゲート長は0.2µm である。本ブリッジ型 MMIC スイッチについては3.3 章で述べた FET のゲー ト幅の最適化は行わなれていない。入出力端子はオンウェハ測定のためのコプレーナ線路で、各 FET へも コプレーナ線路を使って結線され、'93 年度の試作と比べて信号線を太くして、線路の損失の改善を狙って いる。信号線路間の遮蔽はないが、コプレーナ線路の伝送モードが TEM モードであるとすると、互いに直 行するコプレーナ線路に生ずる電磁界も互いに直行しているためにその干渉は小さいと考えた。

試作したブリッジ型MMICスイッチと同プロセスで試作した従来型(直列-並列-直列型)スイッチの アイソレーションとON時の挿入損失を図14に示す。ブリッジ型MMICスイッチは40GHzまでの周波数 帯で6dB以下のON時の挿入損失と約25dBのアイソレーションが得られた。これは、従来型スイッチと比 べると、ON時の挿入損失は同程度、アイソレーションは15dB程度の改善がなされていることがわかる。 ブリッジ型MMICスイッチのON時の反射損失を図15に示す。この反射損失は40GHzまでの周波数帯で 10~15dBを得たが、これは図10の反射損失のシミュレーション結果と良く一致する。



図13.'94年度試作ブリッジ型 MMIC スイッチのチップ写真 (チップサイズ:1.0mm × 1.0mm)





- 11 -



図15.'94 年度試作ブリッジ型 MMIC スイッチの ON 時の反射損失

4.2.3 '95 年度試作 MMIC

図16は試作したブリッジ型MMICスイッチのチップ写真である。チップサイズは1.1mm×1.1mmである。使用したFETのゲート幅は3.3反射特性の改善策で述べたゲート幅の最適値である67µmとし、その他の設計仕様は'94年度に試作したものと同じである。

試作したブリッジ型 MMIC スイッチのアイソレーションと ON 時の挿入損失を図17に示す。ブリッジ 型 MMIC スイッチは 40GHz までの周波数帯で 6dB 以下の ON 時の挿入損失と約25dB のアイソレーション が得られた。これらの挿入損失、アイソレーションは、'94 年度に試作したものと同程度であることがわか る。

'95年度に試作したブリッジ型MMICスイッチと同じ回路パターンで、スイッチ回路のON状態に相当す るように、ONのFETのドレーン・ソース電極間を金属で結合し、OFFのFETを取り去ってドレーン・ソー ス電極間を開放させたテスト回路の反射損失と挿入損失を図18に示す。この回路は、FETがないので、ブ リッジ型MMICスイッチのON状態におけるFETの電極、コプレーナ線路およびそれらの結合部分を評価 することができる。この回路の挿入損失はFETが取り去られているために実際のブリッジ型MMICスイッ チと比べて全体的に約2dB減少しているが、高周波になるにしたがって挿入損失が増加する傾向は同様で ある。これは、コプレーナ線路の挿入損失またはFETの電極とコプレーナ線路の結合部分に生じるインダ クタンスによる不整合が原因と考えられる。ON時の挿入損失を減少させる目的で '94 年度試作でもコプ レーナ線路およびFETとコプレーナ線路の結合部分について改善策を施したが、より効果的な改善策が必 要である。

ブリッジ型 MMIC スイッチの ON 時の反射損失と挿入損失を図 1 9 に示す。反射損失は 40GHz までの周 波数帯で 1 2 ~ 16 dB を得、同時に示した'94 年度に試作した Wg=100 μ m のものと比較して 40GHz で約5dB の改善がなされた。挿入損失は 35GHz 以下で'94 年度ものよりも 1dB 程大きくなっている。この結果は図 1 0 のシミュレーションによる改善結果とよく一致している。

図20に40GHzにおける電力入出力特性を示す。単信号入力時には最大で15dBmの信号を入力したが出 力が抑圧されるレベルには至らなかった。また、3次相互変調歪特性は10MHzの周波数間隔で、単信号入 力は最大6dBmまで行った。3次相互変調歪は約-2dBmの信号入力時に極小値を取るところがあるが、約 30dB/decadeの傾で直線的に入力信号と共に大きくなり、入力インターセプト・ポイントは約27dBmを 得た。3次相互変調歪特性の約-2dBm信号入力時の極小値はGaAsにある特有の歪特性としての報告があ る[5]。



図16.'95年度試作ブリッジ型 MMIC スイッチのチップ写真 (チップサイズ:1.1mm × 1.1mm)







図18.95年度に試作したブリッジ型 MMIC スイッチと同じ回路パターンで、スイッチ回路の ON 状態に 相当するように、ON の FET のドレーン・ソース電極間を金属で結合し、OFF の FET を取り去ってドレー ン・ソース電極間を開放させたテスト回路の反射損失と挿入損失



図19.95年度(Wg=67mm)、94年度(Wg=67mm) 試作ブリッジ型 MMIC スイッチの ON 時の反射損失と挿入損失(反射損失の最適化の効果)



図20. '95 年度試作ブリッジ型 MMIC スイッチの 入出力電力特性

5. まとめ

ミリ波までの広帯域での使用を目的として、4つのFETのブリッジ回路を用いた新しい回路構成のブリッジ型 FET スイッチを提案した。ブリッジ型 FET スイッチは従来の FET スイッチと異なり、OFF 特性をデバイスの ON 抵抗、OFF 容量の性能に依存せず、ブリッジ回路のバランスに依存し、ON 特性は直・並列型スイッチなどの従来型のスイッチと同様にデバイスの性能に依存することを特長としている。各回路素子パラメータと ON・OFF それぞれの時のブリッジ型スイッチ回路の入出力特性とのの関係を明らかにするためにシミュレーションを行った。特に、ON 時の反射損失は改善の必要があったので、FET のゲート幅による最適化について検討し、MMIC の試作によってその有効性を確認した。

MMICによるブリッジ型 FET スイッチを試作し、次のような特性を得た。

アイソレーション≥ 25dB、挿入損失≤ 6dB、反射損失≥ 12dB
 (周波数範囲:~40GHz)
 サプレッション・レベル≥ 15dB m、インターセプト・ポイント= 27dB m
 (測定周波数:40GHz、周波数間隔:10MHz)

今後は、挿入損失はコプレーナ線路および、FETとコプレーナ線路の結合部分の不整合をなくすことに よって改善が可能であるので、整合回路の付加方法について検討する。

謝辞

最後に、本研究を進める上でご指導を頂いたATR光電波通信研究所の猪股社長と小川室長に感謝します。

文 献

[1] H. Uda, T. Sawai, T. Yamada, K. Nogawa and Y. Harada : "High-Performance GaAs Switch ICs Fabricated Using MESFETs with Two Kinds of Pinch-off Voltages", GaAs IC Symposium Digest, pp. 247-250, 1993.

[2] M. J. Schindler and A. Morris : "DC-40GHz and 20-40GHz MMIC SPDT Switches", IEEE Transaction on Microwave Theory and Techniques, Vol.MTT-35, No.12, pp.1486-1493, Dec. 1987.

[3] T. Tokumitsu, I. Toyoda and M. Akikawa, "Low Voltage, High Power T/R Switch MMIC Using LC Resonators", IEEE Microwave and Millimeter-wave Monolithic Circuits Symposium Digest, pp- 27-30, Jun. 1993.

[4] 皆川,今井:"ミリ波スイッチの高アイソレーション化の検討", 1994年信学会秋季大会, C-70, Sept. 1994.
[5] Y. Takayama, K. Hojo: "Nonlinearity and Intermodulation Distrotion in Microwave Power GaAs FET Amplifiers", NEC Research & Development, No.55, pp.29-36, Oct 1979.

付録

[付録A1]

K. Matsui

last modified : 1996.3.10

#include <stdio.h>
/*#include <decl.h>*/
#include <math.h>
#include <fentl.h>
#include <fentl.h>
#include <string.h>
#include <stdib.h>
#include "file_utl_lib.h"
#include "DCOMPLEX.H"

#define C0 3.00E+8 #define Pai 3.14159 #define Z0 50.0

float r_on_init=12.0; float l_on_init=0.06E-9; float c_off_init=0.07E-12; float r_off_init=2000.0;

float fc_off(float r_on)

{
/* r_on_init (ohm) */
/* c_off_init (F) */
extern float r_on_init,l_on_init,c_off_init,r_off_init;
float c_off;

c_off=r_on_init*c_off_init/r_on;
return(c_off);

float fr_off(float r_on)

(/* r_on_init (ohm) */ /* r_off_init (ohm) */ extern float r_on_init,l_on_init,c_off_init,r_off_init; float r_off;

-I-

r_off=r_off_init/r_on_init*r_on; return(r_off);
}

float fl_on(float r_on)
{
 /* r_on_init (ohm) */
 /* l_on_init (H) */
 extern float r_on_init,l_on_init,c_off_init,r_off_init;
 float l_on;

/*l_on=l_on_init/r_on_init*r_on;*/ l_on=l_on_init; /* l_on is constant. */ return(l_on);

int calc_ret_and_gain(float r_on,float freq, float *ret,float *gain)
{
 float l_on,c_off.r_off;

dcomplex z_on,z_off,y_off; dcomplex c1,c2,c3,c4,c5;

c_off=fc_off(r_on); r_off=fr_off(r_on); l_on=fl_on(r_on);

/*printf(" r_on=%f, l_on=%e, c_off=%e, r_off=%f¥n" ,r_on,l_on,c_off,r_off);*/

z_on=Complex(r_on,l_on*2.0*Pai*freq*1.0E9); y_off=Complex(1.0/r_off,c_off*2.0*Pai*freq*1.0E9); z_off=Cdiv(Complex(1.0,0.0),y_off);

/*printf(" z_on=%f,%f z_off=%f,%f y_off=%f,%f¥n", z_on.r,z_on.i,z_off.r,z_off.i,y_off.i); */

cl=RCmul(Z0,Csub(z_on,z_off)); c2=Cmul(Cadd(z_on,Complex(Z0,0.0)),Cadd(z_off,Complex(Z0,0.0))); /*printf(" cl=%f,%f c2=%f,%f ¥n",cl.r,cl.i,c2.r,c2.i);*/ /*printf(" ABS(c1)=%lf ABS(c2)=%lf ¥n",Cabs(c1),Cabs(c2));*/

c3=Cdiv(c1,c2); *gain=20*log10(Cabs(c3)); /*gain=Cabs(c3);*/

~

c4=Csub(Cmul(z_on,z_off),Complex(Z0*Z0,0.0));

c5=Cdiv(c4,c2); *ret=20*log10(Cabs(c5)); /*ret=Cabs(c5);*/

main() 1

extern float r_on_init,l_on_init,c_off_init,r_off_init;

int i,nop,sweep_param;

float r on,r on i,r on e,r on d; float freq_freq_i,freq_e,freq_d;

float gain, ret;

FILE *output_file;

/* Create and Open the output data file */ output_file=fopen("sw_brde.datx","w");

nop=1000;

sweep_param=0; /* 1 for frequency sweep, 0 for r_on sweep, */

freq=freq_i=10; freq_d=0.25; freq_e=50.0;

r_on=r_on_i=1.0; r_on_d=0.25; r_on_e=20;

if (sweep_param=1) { fprintf(output_file,"R_on(Const.)=%f[ohm]¥n",r_on); fprintf(output_file,"Freq[GHz] R.Loss[dB] LLoss[dB]Yn"); for (i=1;i<=nop && freq<=freq_e;i++) { freq=freq_i+freq_d*(i-1); r_on=r_on_i; calc_ret_and_gain(r_on,freq,&ret,&gain); printf(" r_on=%f freq=%f ret=%e, gain=%e¥n",r_on,freq,ret,gain); fprintf(output_file,"%f %e %e¥n",freq,ret,gain);

١ 1 clse (

-Ш-

fprintf(output_file,"Freq.(Const.)=%f[GHz]¥n",freq); fprintf(output_file,"R_on[ohm] R.Loss[dB] I.Loss[dB]¥n"); for (i=1;i<=nop && r_on<=r_on_e;i++) { freq=freq_i; r_on=r_on_i+r_on_d*(i-1); calc_ret_and_gain(r_on,freq,&ret,&gain); printf(" r_on=%f freq=%f ret=%e, gain=%e¥n",r_on,freq,ret,gain); fprintf(output_file,"%f %e %e¥n",r_on,ret,gain);

DCOMPLEX.C : Subprograms for Complex Calculations

********* #include <math.h>

typedef struct DCOMPLEX {double r,i;} dcomplex;

#if defined(__STDC__) # defined(ANSI) # defined(NRANSI) /* ANSI */

dcomplex Cadd(dcomplex a, dcomplex b)

dcomplex c; c.r=a.r+b.r; c.i=a.i+b.i; return c:

۱

٠,

1

1

3

dcomplex Csub(dcomplex a, dcomplex b) dcomplex c; c.r=a.r-b.r; c.i=a.i-b.i; return c; dcomplex Cmul(dcomplex a, dcomplex b)

dcomplex c; c.r=a.r*b.r-a.i*b.i; c.i=a.i*b.r+a.r*b.i; return c;

-IV-

dcomplex Complex(double re, double im)

1 dcomplex c; c.r=re; c.i=im;

return c: ۱

1

dcomplex Conjg(dcomplex z)

dcomplex c; C.r=z.r, c.i = -z.i; return c:

dcomplex Cdiv(dcomplex a, dcomplex b)

dcomplex c; double r,den; if $(fabs(b,r) \ge fabs(b,i))$ [r=b.i/b.r; den=b.r+r*b.i; c.r=(a.r+r*a.i)/den; c.i=(a.i-r*a.r)/den; } else { r=b.r/b.i; den=b.i+r*b.r; c.r=(a.r*r+a.i)/den; c.i=(a.i*r-a.r)/den; } return c; 1 double Cabs(dcomplex z) 1 double x,y,ans,temp; x=fabs(z.r); y≖fabs(z.i); if (x == 0.0) ans=y; else if (y == 0.0) ans=x; else if (x > y) { temp=y/x; ans=x*sqrt(1.0+temp*temp);

] else (

-V-

temp=x/y; ans=y*sqrt(1.0+temp*temp); } return ans; dcomplex Csqrt(dcomplex z) dcomplex c; double x,y,w,r, if ((z.r = 0.0) && (z.i = 0.0)) { c.r=0.0; c.i=0.0; retum c; } else { x=fabs(z.r); y=fabs(z.i); if (x >= y) { r≕y/x; w=sqrt(x)*sqrt(0.5*(1.0+sqrt(1.0+r*r))); } else { r=x/y; w=sqrt(y)*sqrt(0.5*(r+sqrt(1.0+r*r))); } if (z.r >= 0.0) { c.r=w; c.i=z.i/(2.0*w); } else ($c.i=(z.i \ge 0)?w:-w;$ c.r=z.i/(2.0*c.i); } retum c; } dcomplex RCmul(double x, dcomplex a) dcomplex c;

с.г=х*а.г; c.i=x*a.i; retum c; }

ł

1

1

Ł

#else /* ANSI */ /* traditional - K&R */

dcomplex Cadd(a,b)

-VI-

dcomplex a,b;

{

1

dcomplex c; c.r=a.r+b.r; c.i=a.i+b.i; return c;

dcomplex Csub(a,b) dcomplex a,b;

{ dcomplex c; c.r=a.r-b.r; c.i=a.i-b.i: return c; 1

dcomplex Cmul(a,b) dcomplex a,b; { dcomplex c;

c.r=a.r*b.r-a.i*b.i; c.i=a.i*b.r+a.r*b.i; retum c; 3

dcomplex Complex(re,im) double im,re; ł

dcomplex c; c.r=re; c.i=im; return c;

1

ſ

dcomplex Conjg(z) dcomplex z;

1 dcomplex c; c.r=z.r; c.i = -z.i; return c; 3

dcomplex Cdiv(a,b) dcomplex a,b;

-VII-

dcomplex c; double r,den; if $(fabs(b.r) \ge fabs(b.i))$ { r=b.i/b.r. den=b.r+r*b.i; c.r=(a.r+r*a.i)/den; c.i=(a.i-r*a.r)/den;] else { r=b.r/b.i; den=b.i+r*b.r; c.r=(a.r*r+a.i)/den; c.i=(a.i*r-a.r)/den; ١ return c; double Cabs(z) dcomplex z; double x,y,ans,temp; x=fabs(z.r); y=fabs(z.i); if (x == 0.0) ans≕y; else if (y == 0.0) ans=x; else if (x > y) { temp=y/x; ans=x*sqrt(1.0+temp*temp); } else { temp=x/y; ans=y*sqrt(1.0+temp*temp); } return ans;) dcomplex Csqrt(z) dcomplex z; { dcomplex c; double x,y,w,r; if ((z.r = 0.0) && (z.i = 0.0)) { c.r=0.0; c.i=0.0;

}

Ł

1

return c;] else {

x=fabs(z.r);

-vm-

y=fabs(z.i); if (x >= y) { r=y/x; w=sqrt(x)*sqrt(0.5*(1.0+sqrt(1.0+r*r)));] else { r≕x/y; w=sqrt(y)*sqrt(0_5*(r+sqrt(1.0+r*r))); } if (z.r >= 0.0) { c.r=w; c.i=z.i/(2.0*w);) else ($c.i=(z.i \ge 0)?w:-w;$

c.r=z.i/(2.0*c.i); } return c;

dcomplex RCmul(x,a)
dcomplex a;
double x;
{
 dcomplex c;
 c.r=x*a.r;
 c.i=x*a.i;
 return c;

.

}

}

#endif /* ANSI */

#ifndef_NR_DCOMPLEX_H_

#define _NR_DCOMPLEX_H_

#ifndef_DCOMPLEX_DECLARE_T_
typedef struct DCOMPLEX {double r,i;}
dcomplex;
#define_DCOMPLEX_DECLARE_T_
#endif /* _DCOMPLEX_DECLARE_T_ */

#if defined(__STDC__) # defined(ANSI) # defined(NRANSI) /* ANSI */

dcomplex Cadd(dcomplex a, dcomplex b);

-IX-

dcomplex Csub(dcomplex a, dcomplex b); dcomplex Cmul(dcomplex a, dcomplex b); dcomplex Conjex(double re, double im); dcomplex Conjg(dcomplex a, dcomplex b); dcomplex Cdiv(dcomplex a, dcomplex b); dcomplex Csqrt(dcomplex z); dcomplex Rcmul(double x, dcomplex a);

#else /* ANSI */ /* traditional - K&R */

dcomplex Cadd(); dcomplex Csub(); dcomplex Cmul(); dcomplex Complex(); dcomplex Conjg(); dcomplex Cdiv(); double Cabs(); dcomplex Csqr(); dcomplex RCmul();

#endif /* ANSI */

#endif /* _NR_DCOMPLEX_H_ */