

1996. 1.30

ATR光電波通信研究所

ミリ波帯高アイソレーション MMIC FETスイッチの検討

目次

1. まえがき・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1
2. FETのON・OFF時の等価回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1
3. 従来のスイッチ回路構成・・・・・・・・・・・・・・・・・・・・・・	2
4. ミリ波帯高アイソレーションMMIC FETスイッチの提案・・・・・・・	3
4.1 高アイソレーションスイッチ回路(1) ・・・・・・・・・	3
4.1.1 回路構成・・・・・・・・・・・・・・・・・・・・・・・	3
4.1.2 動作の説明・・・・・・・・・・・・・・・・・・・・・・	3
4.2 高アイソレーションスイッチ回路(2) ・・・・・・・・・	7
4.2.1 回路構成・・・・・・・・・・・・・・・・・・・・・・・・	7
4.2.2 動作の説明・・・・・・・・・・・・・・・・・・・・・・・	8
4.3 高アイソレーションスイッチ回路(3) ・・・・・・・・1	1
4.3.1 回路構成・・・・・・・・・・・・・・・・・・・・・・	1
4.3.2 動作の説明・・・・・・・・・・・・・・・・・・・・	2
5. ミリ波帯高アイソレーションMMIC FETスイッチの試作結果・・・・1	3
5.1 高アイソレーションスイッチ回路(1) ・・・・・・・・1	3
5.2 高アイソレーションスイッチ回路(2) ・・・・・・・・1	6
5.3 高アイソレーションスイッチ回路(3) ・・・・・・・・1	7
6. まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・2	0
謝辞	

参考文献

1. まえがき

PINダイオードやFETなどを用いた高周波半導体スイッチは、小型で、低消費電力動作 が可能であり、移動通信や衛星通信において、送受切り替えスイッチ等に用いられてい る。PINダイオードを用いたものは、ON/OFF制御のためにバイアス電流が必要であり、 消費電力がやや大きい。また、GaAs FETを用いたものは、FETを一種の受動素子として使 用し、FETのチャネル抵抗がゲートバイアスによって著しく変わることを利用して、ス イッチをON/OFFさせる。よって、ドレインバイアスが不要となり、スイッチの消費電 力をゼロにできる。

一方、近年ミリ波帯を利用したパーソナル通信システムや無線LANなどの開発が盛ん に行われるようになってきた。しかし、FETスイッチをミリ波帯で用いる場合、FETの OFF時の容量をゼロにできないため、FETが伝送路に直列装荷される場合には、この容量 が、高周波、特にミリ波帯におけるアイソレーションを著しく低下させる。

そこで本報告では、ミリ波帯において高アイソレーションを得るためのMMIC FETス イッチの新しい回路構成を提案し、その構成法、および試作結果について述べる。

2. FETのON · OFF時の等価回路

図2-1に、FETのON時とOFF時の等価回路を示す[1]。スイッチとして動作させる場合 は、ドレイン・ソース間には電圧を印加せずに、ゲートバイアスのみの印加電圧を変化さ せてFETをON/OFFさせる。FETがON(Vg=0V)の時には、ドレイン・ソース間の抵抗 (ON抵抗:RON)で表わされ、通常数 Ω の値である。また、FETがOFF(IVgl>IVpl, Vp: ピンチオフ電圧)の時には、ドレイン・ソース間の容量(OFF容量:COFF)と抵抗(OFF 抵抗:ROFF)で表わされる。この場合のOFF抵抗は数k Ω の値である。





3. 従来のスイッチ回路構成

従来構成のFETスイッチ回路は、伝送路に対して直列接続または並列接続されたFETを 多段接続する構成[2]が多く用いられる。ここでは、ミリ波帯における特性を確認するため に、FETを直列-並列-直列に接続した回路構成(図3-1)でMMICスイッチ回路を試作し た。この回路はFET1・2をON、FET3をOFFさせた時にスイッチがONとなり、またFET1・ 2をOFF、FET3をONさせた時にスイッチがOFFとなる。図3-2は試作した回路のチップ写真 (S326SW)である。使用したFETのゲート幅は200µm、チップサイズは1.15mm×0.75mm である。

図3-3にこのスイッチ回路の周波数特性を示す。この結果からわかるように、周波数が 高くなるにつれて、アイソレーションが低下していき、40GHz以上では約4dB程度の値し か得られていない。このアイソレーション低下の原因は、主にFETのOFF容量CoFFによる ものである。このスイッチ回路を複数個直列につなぐことによって、アイソレーションを 改善することが可能であるが、同時にON時の挿入損失も増大してしまう。また、チップ 面積も大きくなってしまう。





4. ミリ波帯高アイソレーションMMIC FETスイッチの提案

前章で述べたように、従来構成のFETスイッチ回路ではミリ波帯において高アイソレー ションを得ることは難しい。そこで新たに、三種類のミリ波帯高アイソレーション MMIC FETスイッチ回路を提案した。以下に、それらについて述べる。

4.1 高アイソレーションスイッチ回路(1)

4.1.1 回路構成

回路構成を図4-1-1に示す。これは2章で述べた直列一並列一直列型のスイッチ回路 に、1/4波長伝送線路を図のように付加した構成である。この回路ではFET1・2をOFF、 FET3をONさせた時にスイッチがONとなり、またFET1・2をON、FET3をOFFさせた時に スイッチがOFFとなる。



4.1.2 動作の説明

図4-1-2(a)にスイッチ回路のOFF時の等価回路を示す。FETのOFF抵抗は数k Ω と高い値であり、この場合は無視できるため、OFF容量のみで表わした。また、1/4波長伝送線路はインダクタ(L)とキャパシタ(C)の集中定数素子で等価的に表わし、C-L-Cの π 型回路で置き換えた。ここで、RONはFETのON抵抗、COFFはFETのOFF容量、 ℓ 1・ ℓ 3は伝送線路の等価インダクタ、cl1・cl2・c31・c32は伝送線路の等価容量である。この図で、伝送線路の等価容量cl2・cl1・c32をまとめて等価容量csとすると、図4-1-2(b)の等価回路になる。ここで、FETのON抵抗RONの抵抗値は数 Ω であるので、ゼロとみなし、また、インダクタ ℓ 3は主に低周波領域において支配的であり、ミリ波帯ではこれらのインダクタの影響は少ないのでこれを無視すると、図4-1-2(c)の様に書くことができる。この図4-1-2(c)を書き換えると、図4-1-2(d)の様になり、これは一種の直列共振回路として動作し、この時の共振周波数f0は次式で表わされる。

$$f0 = \frac{1}{2\pi\sqrt{(L1/2)\cdot Cs}}$$

ただし、L1は等価インダクタℓ1のインダクタンス、Csは等価容量csのキャパシタンスである。従って、容量素子、またはインダクタの値、すなわち伝送線路のインピーダンスと線路長を選定すれば、目的とする動作周波数で非常に大きなアイソレーション特性が得られる



次に、スイッチ回路のON時の等価回路を図4-1-3(a)に示す。この図でOFF時のときと同様にして回路を簡単にすると、図4-1-3(b)の等価回路になる。さらに、COFFとc11を1つにまとめると図4-1-3(c)のような等価回路になる。この図からわかるように、この回路はローパスフィルタとみなすことができ、低損失な、すなわち良好なON特性を得ることができる。

ここで上記の動作説明を確かめるために、OFF時の等価回路(図4-1-2(d)) およびON時 の等価回路(図4-1-3(c))により、シミュレーションを行ない、説明通り動作することを 確認した。それらのネットリストを図4-1-4(a)・(b)に示す。また、シミュレーション結果 を図4-1-5に示す。なお、回路シミュレータにはHP-EEsof社の"Libra.ver.3.5"を用いた。





! SW(sim_sw3off2_a.ckt)	cap 1 2 c^cc5
var	cap 1 2 c^cc6
111-0.15	cap 1 2 c^cc6
!r00=0	def2p 1 2 cc56
rc=3.4	
115\0.4	cap 1 2 c^cc1
cc5\0.07	cap 1 2 c^cc6
116\0.25	cap 1 2 c^cc6
cc6\0.09	def2p 1 2 cc16
r0=10.9	
rr1=2000	!eq.ckt
rr2=12	res 10 1 r^rr0
112=0.06	res 1 2 r^rr2 !feton
ccl=0.13	cap 2 0 c^ccl !fetoff
rr=1	res 2 3 r^rr2 !feton
rr0=0	res 3 30 r^rr0
!w0=10	res 1 4 r^r0
10=350	! line2 4 5
w1=10	ind 4 5 1^116
11=1400	! line2 5 6
w2=20	ind 5 6 1^116
12=1400	res 6 3 r^r0
	cc56 5 0
ean	1 lipe1 5 7
116s = 116/2	lind 5 0 14115
ekt	! ind 1 0 1^111
msub $er=3.7$ h=10 t=1 rho=2 rgh=0.8	ind 3 0 1^111
	def2p 10 30 eg off
leg.sw	0012F 10 50 04_011
res 10 1 rArr	unit 1 2
res $1.2 r^{r}r^{2}$ lfeton	ind 2 4 14116s
ind 1 2 14112	CC56 4 0
$res = 2.0 r^{4}rr1$ ifetoff	cc16 2 0
$cap = 2 + 0 + c^2 c^2$	unit 23
reg 2 3 $r^{A}rr^{2}$ lfeton	def2n 1 3 tran
ind 2 3 14112	derep i p drup
$rac 3 30 r^{A}rr$	unit 1 2
$m_{1} = 1 4 \omega^{3} \omega^{2} 1^{12}$	ind 2 4 14116s
mlin 4 3 $\omega^{0}\omega^{0}$ 1/12	
mlin 4 0 $w^{4}w^{1}$ 1 1 1	1 cc16 2 0
t mlin 1 0 $\omega^{A}\omega^{A}$ 1 10	unit 2 3
I = 1 in $I = 0$ where $I = 10$	def2n = 1 + 1 + 1
dofor 10 20 ou off	derzh i p ciubi
derzp 10 30 Sw_011	out
14/01-1100	out off db[o]11 gm1
14/p1-11ne	sw_off db[s21] gri
ind 1 2 14115 1/00nm, 34GHZ	eq_orr db[s21] gri
	trap db[s21] grl
cap 2 U c^ccb	trapi db[s21] grl
der2p 1 2 linel	<i>c</i>
	treq
ind 1 2 1^116 150ohm,34GHz	sweep 0.2 50 0.2
cap 1 0 c^cc6	
cap 2 0 c^cc6	grid
def2p 1 2 line2	range 0 50 5
	gr1 -60 0 5
	grla -60 0

var 1111-0.15 !r00=4.4 115\0.4 cc5\0.07 116\0.25 cc6\0.09 r0=0 rr1=2000 rr2=0rr02=0 112=0.06 cc1=0.13 rr=1 rr0=1 !w0=10 110=350 w1=10 11=1400 w2=20 12 = 1400ckt msub er=3.7 h=10 t=1 rho=2 rgh=0.8 leq.sw res 10 1 r^rr ! res 1 2 r^rr1 !fetoff cap 1 2 c^cc1 res 2 0 r^rr2 !feton ind 2 0 1^112 ! res 2 3 r^rrl !fetoff cap 2 3 c^cc1 res 3 30 r^rr mlin 1 4 w^w2 1^12 mlin 4 3 w^w2 1^12 mlin 4 0 w^wl 1^11 ! mlin 1 0 w^w0 1^10 ! mlin 3 0 w^w0 1^10 def2p 10 30 sw_on cap 1 2 c^cc5 cap 1 2 c^cc6 cap 1 2 c^cc6 def2p 1 2 cc56 cap 1 2 c^ccl cap 1 2 c^cc6

def2p 1 2 cc61

! SW(sim_sw3on_a.ckt)

! 6	eq.ckt	t					
	res	10	1	r^r	r0		
	cap	1	2	c^c	c1	!fe	toff
	res	2	0	r^r	r02	! !fe	eton
!	ind	2	0	1^1	12		
	cap	2	3	c^c	c1	!fet	toff
	res	33	80	r^r	r0		
	res	1	4	r^r	0		
1	line	2	4	5			
	ind	4	5	1^1	16		
	cap	4	0	c^c	сб		
!	line:	2	5	6			
	ind	5	6	1^1	16		
	cap	6	0	c^c	сб		
	res	6	3	r^r	0		
	cc56	5	0				
1	line	1	5	7			
i.	ind	5	0	1^1	15		
1	ind	1	0	1^1	11		
i	res	8	Ō	r^r	00		
i	ind	3	õ	1 ^1	11		
i	res	ã	õ	r^7	00		
٠,	lef2n	10	້າ	30 e	ac	'n	
	10125				3-0		
	ind	1	2	1 ^ 1	16		
	ind	2	จั	1 ^1	16		
	cc61	ĩ	õ		10		
	cc61	â	ň				
	0056	2	ň				
,	lef2n	ĩ	à	105	,		
`	Tersh	-	5	10%			
0	1 +						
		d٢	1.	211		•1a	
		ar		211		-1 -	
	lou	dk		211	91	12	
	LOW	ui,	15	271	91	Ia	
f	rea						
-	CUPC'	~ (5 50	0	2	
a	rid			5 00	0.	2	
y.	range	2	0	50	5		
	Tande	-	υ	50	9		

gr1 -60 0 5

grla -60 0

1----

図4-1-4(a) OFF時のネットリスト

図4-1-4(b) ON時のネットリスト

. . .



図4-1-5 ネットリスト (図4-1-4) によるシミュレーション結果

4.2 高アイソレーションスイッチ回路(2)

4.2.1 回路構成

回路構成を図4-2-1に示す。これは4.1章で述べたスイッチ回路に、さらに、1/16波長伝送線路を図のように回路の両端に付加した構成である。この回路は4.1章の回路と同様に、FET1・2をOFF、FET3をONさせた時にスイッチがONとなり、またFET1・2をON、FET3をOFFさせた時にスイッチがOFFとなる。



図4-2-1 回路構成

4.2.2 動作の説明

1/16波長伝送線路をインダクタ(L)の集中定数素子で等価的に表わすと、等価回路は 図4-2-2(a)のようになり、これは、図4-1-2(a)の等価回路に等価インダクタℓ4を付加した回 路である。従って4.1.2章と同様に、伝送線路の等価容量c12・c11・c32をまとめ、インダ クタℓ3を無視すると、図4-2-2(b)の様に書くことができる。さらにこれを簡単にすると、 図4-2-2(d)の様になる。これは図4-1-2(d)とまったく同じであり、共振周波数f0は次式で表 わされる。

$$f0 = \frac{1}{2\pi\sqrt{(L1/2)\cdot Cs}}$$



次に、スイッチ回路のON時の等価回路を図4-2-3(a)に示す。これをOFF時のときと同様 にして回路を簡単にすると、図4-2-3(b)の等価回路になる。ここでRONの抵抗値をゼロとみ なすと、図4-2-3(c)のような等価回路になる。この図からわかるように、この回路は一種 のバンドパスフィルタとみなすことができ、目的の周波数で低損失な、すなわち良好な ON特性を得ることができる。

ここで上記の動作説明を確かめるために、OFF時の等価回路(図4-2-2(d))およびON時 の等価回路(図4-2-3(c))により、シミュレーションを行ない、説明通り動作することを 確認した。それらのネットリストを図4-2-4(a)・(b)に示す。また、シミュレーション結果 を図4-2-5に示す。







図4-2-3 ON時の等価回路

! SW(sim_sw5off2.ckt) var	cap 1 2 c^cc5
111=0.15	cap 1 2 c^cc6
r00=0	def2p 1 2 cc56
rc=3.4	
115\0.4	cap 1 2 c^ccl
cc5\0.07	$cap = 1 - 2 - c^2 c c f$
116\0.25	$cap = 1 2 c^{4}cc^{6}$
CCEV0.09	$def_{2n} = 2 cc_{16}$
$r_{0}=10.9$	derp i z cero
rr1=2000	leg okt
rr2=10	roc 10.1 rArr0
112-0.06	rea 1 2 rArr2 tfoton
201-0.12	cop 2 0 chool lfotoff
	reap 2 0 could fieton
rr0-0	res 231 riz riecon
110-0	$res 3 30 r^{110}$
W0-10 10-250	
10-550 1-10	$\frac{11102}{101} + \frac{1}{2}$
WI-10 11-1400	
11-1400	11102 50
12-1400	
12-1400	
1105=110/2	11nd 5 0 1.115
ckt	ind 1 0 1^111
msub er=3.7 h=10 t=1 rho=2 rgh=0.8	ind 3 0 1^111
	def2p 10 30 eq_off
!eq.sw	
res 10 1 r^rr	unit 1 2
res 1 2 r^rr2 !feton	ind 2 4 1^116s
ind 1 2 1^112	cc56 4 0
res 2 0 r^rrl !fetoff	cc16 2 0
cap 2 0 c^ccl	unit 2 3
res 2 3 r^rr2 !feton	def2p 1 3 trap
ind 2 3 1^112	
res 3 30 r^rr	res 1 2 r=0
mlin 1 4 w^w2 1^12	ind 1 3 1^116
mlin 4 3 w^w2 1^12	ind 2 3 1^116
mlin 4 0 w^wl 1^11	cc56 3 0
mlin 1 0 w^w0 1^10	cc16 2 0
mlin 3 0 w^w0 1^10	def2p 1 2 trap1
def2p 10 30 sw_off	
	out
!4/pi-line	sw_off db[s21] gr1
ind 1 2 1^115 !70ohm, 34GHz	eq_off db[s21] qr1
cap 1 0 c^cc5	trap db[s21] gr1
cap 2 0 c^cc5	trap1 db[s21] gr1
def2p 1 2 line1	
•	freq
ind 1 2 1^116 !50ohm,34GHz	sweep 0.2 50 0.2
cap 1 0 c^cc6	
cap 2 0 c^cc6	grid
def2p 1 2 line2	range 0 50 5
	gr1 -60 0 5
	grla -60 0

! SW(sim_sw5on2.ckt)
var
111=0.15
r00=4.4
115\0.4
CC5\0.07
116(0.25
205(0.09
r0=0 mm1-2000
rr2-0
rr02=0
112=0.06
CC1=0.13
rr=1
rr0=1
w0=10
10=350
w1=10
11=1400
w2=20
12=1400
CKL
msub $er=3.7$ $h=10$ $t=1$ $rho=2$ $rgh=0.8$
lea sw
res 10 l r^rr
res 1 2 r^rrl !fetoff
cap 1 2 c^cc1
res 2 0 r^rr2 !feton
ind 2 0 1^112
res 2 3 r^rrl !fetoff
cap 2 3 c^ccl
res 3 30 r^rr
mlin 1 4 w^w2 1^12
mlin 4 3 w^w2 1^12
mlin 4 0 w^wl 1^11
mlin 1 0 w^w0 1^10
mlin 3 0 whwo lhio
derzp 10 30 sw_on
$can 1.2 c^{A}cc^{5}$
$cap = 1 2 c^2 cc^2$
$cap 1 2 c^{\circ}cc6$
def2p 1 2 cc56
•
cap 1 2 c^cc1
cap 1 2 c^cc6
def2p 1 2 cc61

!eq.ckt res 10 1 r^rr0 cap 1 2 c^ccl !fetoff res 2 0 r^rr02 !feton ! ind 2 0 1^112 cap 2 3 c^ccl !fetoff res 3 30 r^rr0 res 1 4 r^r0 ! line2 4 5 111112 4 5 ind 4 5 1^116 cap 4 0 c^cc6 ! line2 5 6 ind 5 6 1^116 cap 6 0 c^cc6 res 6 3 r^r0 cc56 5 0 ! line1 5 7 ind 5 0 1^115 ind 1 0 1^111 res 8 0 r^r00 ind 3 0 1^111 res 9 0 r^r00 def2p 10 30 eq_on ind 1 2 1^116 ind 2 3 1^116 cc61 1 0 ind 1 0 1^111 cc61 3 0 ind 3 0 1^115 cc56 2 0 ind 2 0 1^111 def2p 1 3 low out sw_on db[s21] grla eq_on db[s21] grla low db[s21] grla freq sweep 0.2 50 0.2 grid range 0 50 5 grl -60 0 5 grla -60 0

4------

図4-2-4(a) OFF時のネットリスト

図4-2-4(b) ON時のネットリスト

- 10



図4-2-5 ネットリスト (図4-2-4) によるシミュレーション結果

4.3 高アイソレーションスイッチ回路(3)

4.3.1 回路構成

4.1・4.2章で提案したスイッチ回路は、いずれも直列-並列-直列型スイッチ回路を元 にして回路を構成しているので、3つのFETをそれぞれ別々に制御してやらなければいけ ない。そこで、より簡単な構成で小型なFETスイッチを提案した。

提案した回路構成を図4-3-1に示す。これはFETを1個だけ用い、そのドレイン・ソース間に伝送線路および抵抗素子rを図のように付加した簡単な回路であり、ON/OFF制御が簡単であり、かつ非常に小型に構成できる。

この回路ではFETをONさせた時にスイッチがONとなり、またFETをOFFさせた時にス イッチがOFFとなる。





4.3.2 動作の説明

図4-3-2にスイッチ回路のOFF時の等価回路を示す。伝送線路はインダクタ(L)の集 中定数素子で等価的に表わした。この図から、このスイッチ回路は、基本的にはLCの並 列共振回路として動作し、共振周波数において大きなアイソレーションを実現できる。し かしながら、実際にはFETのOFF抵抗ROFFがあるために、共振周波数での減衰量が小さく なってしまう。そこで、rを付加することにより、より大きな減衰量を実現できる。これ を確認するために、OFF時の等価回路(図4-3-2)およびON時の等価回路(図4-3-3)を用 い、rの値を変化させてシミュレーションを行なった。そのネットリストを図4-3-4に示 す。また、シミュレーション結果を図4-3-5に示す。これから、rの値を適当の選ぶことに より、より大きなアイソレーションが得られることがわかる。

また、この時の並列共振周波数f0は次式で表すことができる。

$$f0 = \frac{1}{2\pi\sqrt{(L1+L2)\cdot C}}$$

ただし、L1・L2は、それぞれ等価インダクタℓ1・ℓ2のインダクタンス、CはFETのOFF容 量COFFのキャパシタンスである。従って、インダクタの値、すなわち伝送線路のインピ ーダンスと線路長を選定すれば、目的とする動作周波数で非常に大きなアイソレーション 特性が得られる。

次に、スイッチ回路がONの時には図4-3-3に示すような等価回路で表わせる。ここで FETのON抵抗等価Ronの抵抗値は一般に数Ωであるので、入力と出力との間は、ほぼ短絡 状態となり、スイッチ回路はONとなる。





図4-3-4 ネットリスト



図4-3-5 ネットリスト (図4-3-4) によるシミュレーション結果

5. ミリ波帯高アイソレーションMMIC FETスイッチの試作結果

ここでは、4章で述べたそれぞれのスイッチ回路の試作結果について述べる。ただし、 回路(2)に関しては、試作を行っていないため、シミュレーション結果のみを述べる。 なお、設計において、回路定数の最適化にはHP-EEsof社の"Libra.ver.3.5"を用いた。ま た、設計に用いたFETのS-パラメータは、実測データを用いた。

5.1 高アイソレーションスイッチ回路(1)

図5-1-1に、設計に用いたネットリストを示す。設計中心周波数は34GHzとした。図5-1-2に試作したスイッチ回路のチップ写真(S325SW)を示す。伝送線路の部分は薄膜マイク ロストリップ線路を用いた。使用したFETのゲート幅は200µm、チップサイズは1.15mm× 1.0mmである。

図5-1-3に試作したスイッチ回路の周波数特性を示す。シミュレーション結果もあわせ て示す。中心周波数41GHzにおいて、この周波数としては非常に大きな、50dBのアイソレ ーションおよび挿入損失4dBの特性が得られた。設計中心周波数と実際の中心周波数は大 きくずれてしまっているが、これは、設計の用いたFETのパラメータと実際のパラメータ が違っているためと思われる。

このように、中心周波数はずれているが、ほぼ設計通りの特性が得られた。しかし、 試作した回路の実際の動作は、図4-1-1のFET1・FET2がON、FET3がOFFの時に、スイッチ 回路がONとなり、FET1・FET2がOFF、FET3がONの時に、スイッチ回路がOFFとなる。 すなわち、4.1.2で述べたスイッチの動作とは、FETのON・OFF条件が正反対の結果となっ てしまった(表5-1-1参照)にもかかわらず、見かけ上は正常な動作をしている。初めは、 設計に用いたFETのS-パラメータや、ネットリストに間違いがあるのではないかと思い リストを検証したが、間違いと思われる所は発見できなかった。さらに、メアンダ状に配 置している伝送線路のカップリングの影響を考慮してシミュレーションを行なったが、これも問題の解決には至らなかった。

次に、FETの印加電圧をいろいろ変化させて測定を行ってみた。その結果わかったこと は、試作したスイッチ回路がOFF状態(FET1・FET2:OFF、FET3:ON)の時に、FET3を OFFさせても、スイッチ回路はアイソレーション特性は若干悪くなった程度で、OFF状態 を保ったままであった。

このようなことから考えると、実際の回路でOFF時に形成される共振回路が、前述した解釈とは違うものである可能性があるが、現在のところこれ以上の解明はできていない。

! SW(sim_sw3.ckt) var rr1\2000 rr2\12 112\0.06 cc1\0.13 rr\3 w1=10 11#500 1400 2000 w2\20 12#500 1400 1500 ckt msub er=3.7 h=10 t=1 rho=2 rgh=0.8 IFET Vd=0V Vg=-2.0V s2pa 1 2 3 ./spara/tmt100_002.out s2pa 1 2 3 ./spara/tmt100_002.out def3p 1 2 3 fetoff !FET Vd=0V Vg=0V s2pb 1 2 3 ./spara/tmt100_000.out s2pb 1 2 3 ./spara/tmt100_000.out def3p 1 2 3 feton fetoff 6 1 2 fetoff 7 2 3 7 2 3 8 2 0 feton res 6 0 r=2000 res 7 0 r=2000 res 8 0 r=2000 mlin 1 4 w^w2 1^12 mlin 4 3 w^w2 1^12 mlin 4 0 w^w1 1^11 def2p 1 3 swon feton 6 1 2 feton 7 2 3 fetoff 8 2 0 res 6 0 r=2000 res 7 0 r=2000 res 8 0 r=2000 mlin 1 4 w^w2 1^12 mlin 4 3 w^w2 1^12 mlin 4 0 w^w1 def2p 1 3 swoff 1 ^ 1 1

!eq.ckt P2.CKt res 10 1 r^rr res 1 2 r^rr1 !fetoff cap 1 2 c^cc1 res 2 0 r^rr2 !feton ind 2 0 1^112

 Ind 2 0 r^112

 res 2 3 r^rrl !fetoff

 cap 2 3 c^cc1

 res 3 30 r^rr

 mlin 1 4 w^w2 l^12

 mlin 4 3 w^w2 l^12

 mlin 4 0 w^w1 l^11

 of 2 0 20 cor

 def2p 10 30 eq_on res 10 1 r^rr res 1 2 r^rr2 !feton ind 1 2 1^112 res 2 0 c^cc1 res 2 3 r^rr2 !feton ind 2 3 1^112 rea 3 30 r^rr res 3 30 r^rr mlin 1 4 w^w2 1^12 mlin 4 3 w^w2 1^12 mlin 4 0 w^w1 1^11 def2p 10 30 eq_off out swon db[s21] grla swoff db[s21] grl eq_on db[s21] grla eq_off db[s21] grl freq sweep 0.2 50 0.2 grid range 0 50 gr1 -60 gr1a -60 0 0 50 5 05 opt range 35 40 swon db[s21]=0 50 swoff db[s21]<-40 20

図5-1-1 設計に用いたネットリスト



図5-1-2 チップ写真 (S325SW)



図5-1-3 周波数特性

×	シミュレ	ーション	測定結果		
FET1 · 2	ON	OFF	OFF	ON	
FET3	OFF	ON	ON	OFF	
スイッチ	OFF	ON	OFF	ON	

表5-1-1 スイッチをON/OFFさせるための各FETのON/OFF条件

5.2 高アイソレーションスイッチ回路(2)

この回路に関しては、シミュレーション結果のみを示す。図5-2-1に、設計に用いた ネットリストを示す。設計中心周波数は34GHzとした。図5-2-2にスイッチ回路のシミュレ ーション結果を示す。この図から、回路(1)とほぼ同様な結果が得られることがわか る。

> ! SW(sy_sw5m.ckt) var w0=10 10=350 z0=70 e0=30 111\0.15 !z1#35 38.80299 70 !e1\78.39936 w1=10 11#500 1400 2000 f1=40 !z2=60 !e2#100 100 500 w2\20 12#500 1400 1500 ckt msub er=3.7 h=10 t=1 rho=2 rgh=0.8 !FET Vd=OV Vg=-2.0V s2pa 1 2 3 ./spara/tmt100_002.out s2pa 1 2 3 ./spara/tmt100_002.out def3p 1 2 3 fetoff !FET Vd=0V Vg=0V s2pb 1 2 3 ./spara/tmt100_000.out s2pb 1 2 3 ./spara/tmt100_000.out def3p 1 2 3 feton fetoff 6 1 2 fetoff 7 2 3 feton 8 2 0 res 6 0 r=2000 res 7 0 r=2000 res 8 0 r=2000 res 8 0 r=2000 tlin 1 4 z^z2 e^e2 f^f1 mlin 1 4 w^w2 1^12 tlin 4 3 z^z2 e^e2 f^f1 mlin 4 3 w^w2 1^12 tlin 4 0 z^z1 e^e1 f^f1 mlin 4 0 w^w1 1^11 ! 1 1 0 1^111 3 0 1^111 ind ind 1nd 3 0 1^111 tlin 1 0 z^z0 e^e0 f^f1 tlin 3 0 z^z0 e^e0 f^f1 mlin 1 0 w^w0 1^10 mlin 3 0 w^w0 1^10 def2p 1 3 swon

feton 6 1 2 feton 7 2 3 fetoff 8 2 0 0 r=2000 0 r=2000 res б 7 res res 7 0 r=2000 res 8 0 r=2000 tlin 1 4 z^22 e^e2 f^f1 mlin 1 4 w^w2 l^l2 tlin 4 3 z^22 e^e2 f^f1 mlin 4 3 w^w2 l^l2 tlin 4 0 z^21 e^e1 f^f1 mlin 4 0 w'w1 l^l1 ind 1 0 l^l11 1 ! 1 ł. ind i 0 1^111
ind 3 0 1^111
tlin 1 0 z^20 e^e0 f^f1
tlin 3 0 z^20 e^e0 f^f1
mlin 1 0 w^w0 1^10
mlin 3 0 w^w0 1^10
eff def2p 1 3 swoff proc !iso=swoff/swon !iso=swon/swoff out swon db[s21] grla
swon db[s11] grla
swoff db[s21] grl liso db[s21] grl freq sweep 0.2 50 0.2 grid range 0 50 5 grl -60 0 5 grla -60 0 opt range 35 40 swon db[s21]=0 50 swoff db[s21]<-40 20





5.3 高アイソレーションスイッチ回路(3)

中心周波数(f0)を48GHzと43GHzにそれぞれ設定し、2つのスイッチ回路を設計した。図5-3-1(a)・(b)に、設計に用いたネットリストをそれぞれ示す。図5-3-2(a)・(b)に試作したスイッチ回路のチップ写真(S437SW・S438SW)を示す。ここで、S437SWはf0=43GHz・S438SWはf0=48GHzで設計した回路である。伝送線路の部分は薄膜マイクロストリップ線路を用いた。使用したFETのゲート幅は100µm、チップサイズは両方とも0.72mm×0.64mmである。

図5-3-3(a)・(b)に試作した2つのスイッチ回路の周波数特性をそれぞれ示す。シミュレ ーション結果もあわせて示す。S437SWは、中心周波数37.5GHzにおいて、29dBのアイソ レーションおよび挿入損失2dBの特性が得られた。またS438SWは、中心周波数41GHzにお いて、25dBのアイソレーションおよび挿入損失2dBの特性が得られた。しかし、中心周波 数は設計周波数からずれてしまっているが、これは、スイッチ回路(1)と同様に、設計 に用いたFETのパラメータと実際のパラメータが違っているためと思われる。また、アイ ソレーションがシミュレーションに比べて劣化しているのは、設計と実際のFETパラメー タとの違いに伴い、その時の最大のアイソレーションが得られる抵抗値の値が設計とは個 となってしまったためと考えられる。なお、この回路は、動作説明で述べたように、FET をONさせた時にスイッチがON、FETをOFFさせた時にスイッチがOFFとなり、5.1章で述 べた回路(1)のような現象は起きていない。

この回路の特性を回路(1)と比較すると、アイソレーション特性は劣るが、低損失 であり、回路構成が簡単で回路面積も2.5分の1と非常に小型である。従って、この回路構 成を用いることにより、マトリクススイッチ等の構成も容易である。

! SWICTH (sw5a2TR_43GC.ckt) SW_OFF state cpwg 10 50 w=42 g=29 1^1cpw ribbon 50 51 w^w3 1^1g rho=1 af=0 co=0 a1=0 a2=0 mlin 51 52 W^w3 L^m3 VAR r1\300 w1#6 6.000000 30 ribbon 52 1 w^w3 1^lg rho=1 af=0 co=0 a1=0 a2=0 m1\237 ribbon 1 11 w^wl 1^lg rho=1 af=0 co=0 al=0 a2=0 mlin 11 12 w^wl L^ml w3=20 m3=100 ribbon 12 2 w/wl 1^1g rho=1 af=0 co=0 al=0 a2=0 ribbon 2 22 w/wl 1^1g rho=1 af=0 co=0 al=0 a2=0 1g=30 lcpw=120 mlin 22 33 W^Awl L^Aml ribbon 33 3 W^Awl l^Alq rho=1 af=0 co=0 a1=0 a2=0 CKT cpwsub er=12.9 h=450 t=1 rho=1 rgh=0 msub er=3.7 h=10 t=1 rho=1 rgh=0.!met5 <polyimide> res 2 0 fetoff 1 3 0 r^r1 ribbon 3 61 w^w3 1^lg rho=1 af=0 co=0 a1=0 a2=0 !FET:pai gate,Wg=100um Tibbon 62 60 w^Aw³ 1^Ag rho⁻¹ af⁻⁰ co⁻⁰ af⁻⁰ a²⁻⁰ ribbon 62 60 w^Aw³ 1^AIg rho⁻¹ af⁻⁰ co⁻⁰ af⁻⁰ a²⁻⁰ cpwg 60 30 w⁻⁴² g⁻²⁹ 1^Alcpw def2p 10 30 swoff s2pa 1 2 3 ./spara/h6no3/ref/plrefm2.s2p !OFF:Vd=0V,Vg=-2V
res 1 0 r=2000 def2p 2 3 fetoff s2pb 1 2 3 ./spara/h6no3/ref/plref0.s2p !ON:Vd=0V,Vg=0V res 1 0 r=2000 FREO def2p 2 3 feton SWEEP 0 60 0.5 ISW_ON state OUT ISM_UN state cpwg 10 50 w=42 g=29 1^1cpw ribbon 50 51 w'w3 1^1g rho=1 af=0 co=0 a1=0 a2=0 mlin 51 52 w'w3 L^m3 db[s21] grla SWOR db[s11] gr1 db[s21] gr1 swon swoff ribbon 52 1 w^w3 1^1g rho=1 af=0 co=0 a1=0 a2=0 db[s11] grl swoff ribbon 1 11 w^wl 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 11 12 W^wl L^ml GRID RANGE 0 60 5 ribbon 12 2 w⁴w¹ l^A1g rho=1 af=0 co=0 a1=0 a2=0 ribbon 2 22 w⁴w¹ l^A1g rho=1 af=0 co=0 a1=0 a2=0 mlin 22 33 W⁴w¹ L^Aml GR1 -50 0 5 GR1a -10 0 5 ribbon 33 3 w^wl 1^1g rho=1 af=0 co=0 al=0 a2=0 res 2 0 r^rl OPT RANGE 42 43 feton 1 3 DB[S21]>-1 swon DB(S11)<-30 40 SWOR ribbon 3 61 w^w3 l^1g rho=1 af=0 co=0 al=0 a2=0 mlin 61 62 w^w3 L^m3 DB[S21]<-40 10 swoff swoff DB[S11]=0 10 ribbon 62 60 w^w3 1^1g rho=1 af=0 co=0 a1=0 a2=0 cpwg 60 30 w=42 g=29 1^lcpw def2p 10 30 swon

図5-3-1(a) 設計に用いたネットリスト (f0=43GHz)

VAR r1\250 w1#6 9 30 ml\210 w3=18 m3=100 1g=30 1cpw=120 CKT cpwsub er=12.9 h=450 t=1 rho=1 rgh=0 msub er=3.7 h=10 t=1 rho=1 rgh=0 !met5 <polyimide> !FET:pai gate,Wg=100um s2pa 1 2 3 ./spara/h6no3/ref/plrefm2.s2p res 1 0 - r=2000 def2p 2 3 fetoff !OFF:Vd=0V,Vq=-2V s2pb 1 2 3 ./spara/h6no3/ref/plref0.s2p res 1 0 r=2000 def2p 2 3 feton 10N:Vd=0V,Vq=0V ISW_ON state cpwg 10 50 w=42 g=29 1^1cpw ribbon 50 51 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 51 52 W^w3 L^hn3 ribbon 52 1 w^w3 1^1g rho=1 af=0 co=0 a1=0 a2=0 ribbon 1 11 w^wl 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 11 12 w'wl 1^ml ribbon 12 2 w^wl 1^1g rho=1 af=0 co=0 al=0 a2=0 ribbon 2 22 w'wl 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 22 33 w'wl 1^1g rho=1 af=0 co=0 al=0 a2=0 ribbon 33 3 w^wl 1^1g rho=1 af=0 co=0 al=0 a2=0 res 2 0 r^nrl feton 1 3 ribbon 3 61 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 61 62 W'w3 L^m3 ribbon 62 60 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 cpwg 60 30 w=42 g=29 1^1cpw def2p 10 30 swon

! SWICIH s438fit_1.ckt (sw5a2TR_48GC.ckt)

!SW_OFF state cpwg 10 50 w=42 g=29 1^1cpw ribbon 50 51 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 51 52 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 11 12 w^w1 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 11 12 w^w1 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 2 33 w^w1 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 2 33 w^w1 1/ng rho=1 af=0 co=0 al=0 a2=0 mlin 2 33 w^w1 1/ng rho=1 af=0 co=0 al=0 a2=0 res 2 0 r^r1 fetoff 1 3 ribbon 3 61 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 61 62 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 mlin 61 62 w^w3 1^1g rho=1 af=0 co=0 al=0 a2=0 cpwg 60 30 w=42 g=29 1^1cpw def2p 10 30 swoff FRED SwEEP 0.5 60 0.5 CVT swoff db[s21] gr1 swon db[s21] gr1 swon db[s21] gr1 swon db[s21] gr1 swon db[s21] yr1 swon db[s21] -1 swon DB[S1]:<20 40 swoff DB[S1]:=0 10

図5-3-1(b) 設計に用いたネットリスト (f0=48GHz)



(a) S437SW (f0=43GHz)



(b) S438SW (f0=48GHz)

í]

図5-3-2 チップ写真



* * * ...

(a) S437SW



(b) S438SW

図5-3-3 周波数特性

6. まとめ

ミリ波帯において高アイソレーションを得るための三種類の新しいMMIC FETスイッチを 提案し、それらの回路構成法、および試作結果について述べた。試作したMMICは通信用 高周波回路の小型化に欠くことができないものであり、近い将来のミリ波パーソナル通信 などのミリ波を使用したシステムに適用できる見通しを得た。

以下に、提案したスイッチの特徴および特性をまとめておく。

① 従来より使われている直列-並列-直列型の回路構成を利用し、それに伝送線路を 付加する構成のものを2種類提案した。そのうちの1つについて試作を行ない、アイ ソレーション50dB、挿入損失4dB(f0=41GHz)の特性が得られた。しかし、FETの印 加電圧に関して、シミュレーション上での動作条件と実際の動作条件とが、一致しな かった。

② 1個のFETと伝送線路、および抵抗素子を用いたものを提案した。この回路は非常 に簡単な構成で、かつ小型に実現できる。試作した回路の特性は、中心周波数37.5GHz のもので、アイソレーション29dB、挿入損失2dB、中心周波数41GHzのもので、アイソ レーション25dB、挿入損失2dBである。この回路構成を用いることにより、マトリク ススイッチ等の構成も容易である。

謝辞

この研究を進めるに当たり日頃ご指導頂く、ATR光電波通信研究所猪股社長、小川室 長、ならびに今井主任研究員に深謝致します。

参考文献

- M. Eron, "Small and Large Signal Analysis of MESFETs as Switches," Microwave J., vol. 35, pp. 128-140, January 1992.
- [2] たとえば、H. Uda, T. Sawai, T. Yamada, K. Nogawa and Y. Harada, "High-Performance GaAs Switch ICs Fabricated Using MESFETs with Two Kinds of Pinch-off Voltages," GaAs IC Symp. Digest, pp. 247-250, 1993.